3計(jì)算機(jī)組織與體系結(jié)構(gòu)

Click to edit Master text styles,我們,Second level,我們,Third level,我們,Fourth level,我們,Fifth level,我們,Click to edit Master title style,我們,*,3 Sept.2008,Confidential,三、計(jì)算機(jī)組織與體系結(jié)構(gòu),東軟人才實(shí)訓(xùn)中心,Copyright 2008 By,Neusoft,Group.All rights reserved,第三章：計(jì)算機(jī)組織與體系結(jié)構(gòu),目標(biāo),:,本章旨在向?qū)W員介紹計(jì)算機(jī)的結(jié)構(gòu)與編程模型，通過本章的學(xué)習(xí)，學(xué)員應(yīng)該掌握如下知識(shí)：,計(jì)算機(jī)的存儲(chǔ)組織,寄存器組,數(shù)據(jù)通路,編程模型,學(xué)時(shí)：,3.0,學(xué)時(shí),教學(xué)方法：講授,ppt,+,練習(xí)案例分析,3.1,計(jì)算機(jī)體系結(jié)構(gòu),CPU,內(nèi)部功能部件,ALU,Register Files,PC,IR,Control Unit,處理器內(nèi)部除了基本的計(jì)算單元,ALU,之外,還包含了：,指令寄存器,IR,-,用來存儲(chǔ)要執(zhí)行的指令；,程序計(jì)數(shù)器,PC-,保存下一條執(zhí)行指令在內(nèi)存中的地址；,通用寄存器組,-,存儲(chǔ)待處理數(shù)據(jù)；,控制單元,-,控制,ALU,的執(zhí)行。,3.1,計(jì)算機(jī)體系結(jié)構(gòu),圖,馮,諾伊曼體系結(jié)構(gòu),CPU,ALU,Register Files,PC,IR,Control Unit,程 序,數(shù)據(jù),主存,馮,諾伊曼體系結(jié)構(gòu)，也稱普林斯頓體系結(jié)構(gòu)。在這種架構(gòu)里，,程序指令和數(shù)據(jù)連續(xù)存儲(chǔ),這樣程序指令和數(shù)據(jù)不能同時(shí)和處理器通信。,處理器以及與存儲(chǔ)器之間的關(guān)系是定義系統(tǒng)特性的關(guān)鍵因素,。,圖,哈佛體系結(jié)構(gòu),CPU,ALU,Register Files,PC,IR,Control Unit,程序,數(shù)據(jù),數(shù)據(jù)存儲(chǔ)器,程序存儲(chǔ)器,3.1,計(jì)算機(jī)體系結(jié)構(gòu),(,續(xù),),哈佛體系結(jié)構(gòu)的主要特點(diǎn)是把,指令和數(shù)據(jù)分開進(jìn)行存儲(chǔ),，也就是說有程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器兩個(gè)主要的存儲(chǔ)器。很多嵌入式處理器采用這種體系結(jié)構(gòu)，如,DSP,和,8051,單片機(jī)。,。,處理器,內(nèi)存,地址,數(shù)據(jù),讀寫控制,圖,CPU,與主存典型框圖,3.2,存儲(chǔ)組織,存儲(chǔ)器和處理器就通過三總線（地址、數(shù)據(jù)、控制總線）的方式進(jìn)行通信,那么處理器是如何訪問存儲(chǔ)器的？,需要知道處理器操作數(shù)據(jù)的特性,處理器,內(nèi)存,地址,數(shù)據(jù),讀寫控制,圖,CPU,與主存典型框圖,0 xDD,0 xCC,0 xBB,0 xAA,0,1,2,3,圖,內(nèi)存邏輯模型,3.2,存儲(chǔ)組織,字長(zhǎng)與端序的概念,字長(zhǎng),：就是,CPU,一次能從內(nèi)存讀取的比特?cái)?shù)目。從處理器內(nèi)部角度來看，這與處理器內(nèi)部數(shù)據(jù)總線寬度、寄存器位數(shù)以及,ALU,相關(guān)。,小端序：多字節(jié)數(shù)據(jù)的低位字節(jié)放在低地址存儲(chǔ)單元中；,大端序：高位字節(jié)放在低地址存儲(chǔ)單元中,問題：,1,、在,keil,環(huán)境下使用,C,語(yǔ)言，若有如下定義,:,struct,data1,int,i;,char,ch,;,double f;,b;,則結(jié)構(gòu)變量,b,占用內(nèi)存的字節(jié)數(shù)是多少？,2,、在,keil,環(huán)境下,int,i=0 x1234,如何存放？大端還是小端序？,圖,3-6,一個(gè),64 Mbytes SDRAM,內(nèi)存模塊,3.2,存儲(chǔ)組織,(,續(xù),),主存往往是用多個(gè)存儲(chǔ)模塊組合構(gòu)成的,地,址,譯,碼,器,M1,M2,M16,圖,3-7,存儲(chǔ)器組織框圖,數(shù)據(jù)總線,3.2,存儲(chǔ)組織,(,續(xù),),由地址譯碼器給出的片選信號(hào),3.3,處理器單元,ALU,圖,ALU,模型,16,位二進(jìn)制數(shù),16,位二進(jìn)制數(shù),16,位二進(jìn)制數(shù),被動(dòng)的執(zhí)行部件,-,運(yùn)算器,處理器的計(jì)算核心是算術(shù)邏輯單元,(ALU),，,ALU,能夠?qū)崿F(xiàn)基本的算術(shù)運(yùn)算和邏輯運(yùn)算，以及存儲(chǔ)和控制操作,。不同處理器的,ALU,功能方面有一定的差異，但基本上都是在多位加法器基礎(chǔ)上擴(kuò)充功能，使得,ALU,能夠進(jìn)行多種基本運(yùn)算。,在這個(gè),ALU,模型中，除了兩個(gè),16,位二進(jìn)制數(shù)輸入和一個(gè),16,位二進(jìn)制數(shù)輸出外，,ALU,還有其它的輸入和輸出,。其它的輸入是控制信號(hào)，不同的控制輸入確定了,ALU,當(dāng)前應(yīng)該進(jìn)行的操作，而其它的輸出則保存了完成操作的一些狀態(tài)?？刂菩盘?hào)是由處理器內(nèi)部的控制器部件給出的，也就是說，運(yùn)算器是在控制器的指揮控制下，來完成指定給它的運(yùn)算處理功能，,運(yùn)算器只是一個(gè)被動(dòng)的執(zhí)行部件,。,3,.3.1,寄存器組,(,Register File,),寄存器,(Register),處理器內(nèi)部,特別快速,的存儲(chǔ)單元，用來創(chuàng)建和保存,ALU,操作和其它計(jì)算結(jié)果。,CPU,操作讀取或改寫存儲(chǔ)器的數(shù)據(jù)都是經(jīng)由寄存器完成,不同的處理器具有不同的寄存器組,-,不同之處在于寄存器的數(shù)目、寄存器類型和每個(gè)寄存器的容量,。,-,不同之處還在于寄存器的用途,。,通用,寄存器可以用于多種目的，,可以由程序員分配其功能，而,專用,寄存器僅限于某些特定的功能。,3.3.2,機(jī)器指令格式與,ALU,模型,ALU,匯編指令：,Add R3,R1,R9,機(jī)器指令：,1010 0011 0001 1001,1 0 1 0,圖,ALU,模型與機(jī)器指令,助記符與操作碼、操作數(shù),二進(jìn)制位串形式的機(jī)器指令很難理解和記憶，通常會(huì)引入助記符，也就是匯編指令。匯編指令與機(jī)器指令是一對(duì)一的關(guān)系。,3.3.3,指令執(zhí)行過程,一條,指令的執(zhí)行過程分為取指、譯碼、執(zhí)行,讀入,CPU,的機(jī)器指令并不是一步執(zhí)行完的，而是需要分解為更細(xì)微的操作（微操作），也就是指令譯碼。每個(gè)微操作按合適的次序驅(qū)動(dòng)電子線路。例如考察指令,Add R3,R1,R9,的執(zhí)行過程，至少在,ALU,在進(jìn)行加法操作之前，要把寄存器,R9,和,R1,中的數(shù)據(jù)送入,ALU,，并在,ALU,計(jì)算完后，將結(jié)果存到寄存器,R3,。,3.4,數(shù)據(jù)通路,數(shù)據(jù)通路，包括寄存器和,ALU,以及數(shù)據(jù)傳送線路。,處理器內(nèi)部的數(shù)據(jù)通路可以有不同的結(jié)構(gòu)，包括單總線、雙總線和三總線。,3.4.1,單總線的數(shù)據(jù)通路,圖,單總線的數(shù)據(jù)通路,通用寄存器組,PC,IR,MAR,MDR,A,B,存儲(chǔ)器總線,ALU,由于一條總線在一個(gè)時(shí)間周期只能處理一次數(shù)據(jù)移動(dòng)，,ALU,計(jì)算所需要的兩個(gè)操作數(shù)就需要兩個(gè)周期來移動(dòng)，數(shù)據(jù)移動(dòng)方面的限制會(huì)降低總體性能。,3.4.2,雙總線的數(shù)據(jù)通路,圖,雙總線的數(shù)據(jù)通路,通用寄存器組,PC,IR,MAR,MDR,A,存儲(chǔ)器總線,ALU,總線,1,總線,2,3.5,處理器編程模型,處理器編程模型,-,名詞,就是,處理器內(nèi)部對(duì)匯編程序員可見的通用寄存器,，,cpu,只能通過這些寄存器獲得存儲(chǔ)器以及,IO,中的內(nèi)容進(jìn)行各種各樣的運(yùn)算處理，形成各種動(dòng)作。,編程模型主要從編程角度對(duì)處理器內(nèi)部結(jié)構(gòu)進(jìn)行抽象，也就是主要考慮數(shù)據(jù)的存儲(chǔ)，而忽略了數(shù)據(jù)的移動(dòng)。,指令集,-,動(dòng)詞,描述處理器基本功能的指令集合。,對(duì)于匯編程序員，需要掌握編程模型和指令集。嵌入式軟件工程師則至少應(yīng)該理解編程模型。,3.5.1,微控制器編程模型,A(Acc),B,R0,R1,R2,R3,R4,R5,R6,R7,DPL,DPH,DPTR,圖,8051,基本編程模型,3.5.2 ARM,編程模型,r0,r1,r2,r3,r4,r5,r6,r7,r8,r9,r10,r11,r12,r13,r14,r15,(PC),CPSR,31,0,N Z C V,圖,ARM,編程模型,CPSR(SPSR)bits:,N,(negative),Z,(zero),C,(carry),V,(overflow).,3.5.3,尋址方式,立即數(shù)尋址,MOV A,#20;,0 x55,A,MOV A,#20,程序存儲(chǔ),MOV A,#20,20,從代碼中獲得數(shù)據(jù),立即尋址指令中的操作碼字段后面的地址碼部分即是操作數(shù)本身，也就是說，數(shù)據(jù)就包含在指令當(dāng)中，取出指令也就取出了可以立即使用的操作數(shù),(,這樣的數(shù)稱為立即數(shù),),。,由,CPU,完成的任何操作都涉及到尋址，就是如何獲得數(shù)據(jù)。,對(duì)操作數(shù)尋址的不同方法稱為尋址方式。尋址方式的不同在于對(duì)操作數(shù)地址信息說明的不同。,3.5.3,尋址方式,(,續(xù),),直接尋址,MOV A,20;,圖 直接尋址方式,指令中給出操作數(shù)所在的存儲(chǔ)單元的地址,。,0 x55,A,MOV A,20,程序存儲(chǔ),0 x99,20 0 x99,寄存器直接尋址,MOV A,R0;,圖 存儲(chǔ)器直接尋址,3.5.3,尋址方式,(,續(xù),),在寄存器直接尋址中，操作數(shù)是存放在寄存器中的，指令中給出寄存器的名稱。,0 xAA,0 x55,R0,A,MOV A,R0,0 xAA,4,、寄存器間接尋址,MOV A,R0,3.5.3,尋址方式,(,續(xù),),寄存器間接尋址中，操作數(shù)的地址存放在寄存器中，指令給出存放操作數(shù)地址的寄存器名。間接尋址的優(yōu)點(diǎn)是使得對(duì)數(shù)據(jù)的存取成為動(dòng)態(tài)的。,0 x55,A,R0,0 x40,0 xAA,0 x40,MOVA,R0,0 xAA,5.,基變址尋址,MOVC A,，,A+DPTR,3.5.3,尋址方式,(,續(xù),),這種尋址方式以,16,位的程序計(jì)數(shù)器,PC,或數(shù)據(jù)指針,DPTR,作為基址寄存器，以,8,位的累加器,A,作為變址寄存器?；芳拇嫫骱妥冎芳拇嫫鞯膬?nèi)容相加形成,16,位的地址，該地址即為操作數(shù)的地址。,0 xC,A,DPTR,0 x4000,0 xAA,0 x400C,MOVC A,，,A+DPTR,0 xAA,將,A+DPTR,作為地址裝載數(shù)據(jù),3.5.4,指令類型,按操作數(shù)數(shù)目分類,(1),三地址指令,Operation Addr1,Addr2,Addr3;,(2),兩地址指令,Operation Addr1,Addr2;,(3),單地址指令,Operation Addr1;,按操作功能劃分,（,1,）數(shù)據(jù)移動(dòng)指令,使用數(shù)據(jù)移動(dòng)指令可以將數(shù)據(jù)在機(jī)器的不同部件中進(jìn)行移動(dòng)。,（,2,）算術(shù)和邏輯指令,算術(shù)和邏輯指令用來對(duì)寄存器和存儲(chǔ)器內(nèi)容進(jìn)行算術(shù)和邏輯處理。,（,3,）控制指令,控制指令用來改變指令的執(zhí)行次序。,（,4,）輸入輸出指令,輸入,/,輸出指令,(I/O,指令,),用來在計(jì)算機(jī)和外圍部件之間傳輸數(shù)據(jù)。,3.5.4,指令類型,(,續(xù),),3.5.5,堆棧操作與函數(shù)調(diào)用,堆棧,(stack),是函數(shù)調(diào)用機(jī)制的基礎(chǔ)，對(duì)于程序員來說，這是一個(gè)比較重要的概念。從數(shù)據(jù)結(jié)構(gòu)角度來講，堆棧具有,“,先進(jìn)后出,”,(LIFO,，,Last In First Out),的特點(diǎn)。從數(shù)據(jù)存儲(chǔ)的角度來講，堆棧就是內(nèi)存的一個(gè)連續(xù)區(qū)域，在函數(shù)調(diào)用時(shí)候通常用來保存程序的返回地址。,處理器內(nèi)部有一個(gè)專用寄存器保存著棧頂?shù)刂罚Q為堆棧指針,(stack pointer),。堆棧操作只能從,棧頂,一側(cè)訪問數(shù)據(jù)。處理器支持兩種堆棧操作，入棧和出棧。,嵌入式中的堆棧共生長(zhǎng)四種情況（,在入棧的時(shí)候,）：,前遞增（又叫滿遞增）,前遞減（又叫滿遞減）,后遞增（又叫空遞增）,后遞減（又叫空遞減）,“,遞增,”,說明堆棧由低地址向高地址生長(zhǎng)，所以棧底內(nèi)存標(biāo)號(hào)低于棧頂內(nèi)存標(biāo)號(hào)。,“,遞減,”,則相反。,“,前,”,說明堆棧指針,SP,先,調(diào)整后再進(jìn)行入棧操作。,“,后,”,則先入棧，,SP,后,調(diào)整。,3.5.5,堆棧操作與函數(shù)調(diào)用,3.5.5,堆棧操作與函數(shù)調(diào)用（續(xù)）,3E,DD,堆棧指針,SP,PUSH,RegA,;/,入棧,7F,3E,DD,PUSH,RegA,堆棧指針,SP,1000,999,998,1002,1001,1000,999,998,1002,1001,圖,后遞增（空遞增）增長(zhǎng)模式入棧,操作,Stack RAM,地址,地址,Stack RAM,(,RegA,=7F),(,RegA,=7F),堆棧壓入數(shù)據(jù)操作只能堆棧頂部進(jìn)行。在圖中，堆棧指針,SP,總是指向棧頂。下一個(gè)壓入數(shù)據(jù)存放的內(nèi)存單元地址，在,“,壓入,”,數(shù)據(jù)后，,SP,再加,1,（根據(jù)壓入數(shù)據(jù)的字節(jié)數(shù)目）。這種模式稱為,“,后遞增增長(zhǎng)模式,”,。也有另外一種模式，被稱為,“,前遞增增長(zhǎng)模式,”,.,兩種模式中，,SP,的操作有