《PWM工作原理詳解》由會員分享，可在線閱讀，更多相關(guān)《PWM工作原理詳解（38頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。
1、單擊此處編輯母版標(biāo)題樣式,單擊此處編輯母版文本樣式,第二級,第三級,第四級,第五級,*,Confidential,Document,Diretto,PWM,工作原理分析,Edit By Gemi 2004.7,1,Power On,瞬間,VID,、,Vcore,的產(chǎn)生時序,ATX POWER,Processor,Voltage,Regulator,Processor,VCCVID,Voltage,Regulator,VID_PWRGD,Generation,Logic,Logic,Voltage In,Enable In,VCCVID,Delay,1ms,VID_PWRGD,VID0:5,VC
2、ORE,圖（一）,2,在學(xué)習(xí)之前首先應(yīng)了解一下一些關(guān)健的述語和,IC,的工作原理，這些資料可參看相關(guān),IC,的,Datasheet,，,Diretto,遵循,Intel,發(fā)布的,VRM 10.0,規(guī)範(fàn)，該規(guī)範(fàn)具體描述如下：,圖一中顯示了整個,P4,架構(gòu)的電源供應(yīng)時序，所有電源供應(yīng)起始於,System Power Supply(ATX),，當(dāng)觸發(fā)主機(jī)板的,PWRBTN#,信號後，,ATX POWER,供出數(shù)組電源。當(dāng),3V,電源和,EN,信號供給,VCCVID Voltage Regulator,後，該,Regulator,將立即供出,VCCVID,電壓,1.2V,，在經(jīng)進(jìn),1,10MS,的延時
3、後，該,Regulator,供出,VID_PWRGD,信號，以通知,Processor Voltage Regulator,可以根據(jù),Processor,發(fā)出的,VID0:5,組合送出相應(yīng)的,Vcore,電壓。當(dāng),CPU,的工作條件滿足後，就開始做第一個尋址動作。,實(shí)際上到這個裡整個上電及初始化過程已經(jīng)講述的非常清楚，但也衹是粗略的的描述了整個過程，並且這裡衹是,VRM 10.0,規(guī)範(fàn)的一部分。,3,Output,Volgate,vs.VID,Code,圖（二）,4,圖二為,VRM 10.0,的另一個重要部分，該表格主要向我們講述了信號,VID0:5,的不同組合，對應(yīng)不同的,CPU,Vcore
4、,電壓。由該表格可以得知，,VRM 10.0,的,Vcore,電壓範(fàn)圍從,0.8375V,1.6V,，每個,Step,為,0.0125V,，共有,74,個組合。其中第一種組合非常特別，該組,VID4:0,均為,1,，,VID5,為,X,，送出,Vcore,為,0V,也就是說衹要,VID4:0,為,1,，不管,VID5,為,0,或,1,，送出的,Vcore,都為,0V,。,可以參考一下,VID,部分線路圖，從線路圖中可以了解到,VID5:0,均有,Pull-High,電阻接于,3V,即表示在缺省狀態(tài)下,(,無,CPU)VID5:0,均為,High,也就是說所有,CPU VID5:0,組合中至少有
5、一個,VID,信號為,0,，當(dāng),VID4:0,均為,1,時，即表示無,CPU,。,在對,VRM 10.0,的規(guī)範(fàn)有所了解後，開始對整個主機(jī)板的電源供電時序進(jìn)一步分析，現(xiàn)以,Diretto,機(jī)種為例作為分析對象。,5,圖（三）,6,圖三為,VCCVID,Voltgate,Regulator,的線路圖，,U37,為這個線路圖的核心元件，該元件,Pin1,為電源,Input,Pin2,位,GND,Pin3,位,EN,控制信號，高電平有效，該腳為,High,時，,Pin5,才可輸出，否則無輸出。,Pin4,位,POG,信號，該信號輸出與,Pin5,輸出有至少,1ms,延時，參照一下,Pin3(CE),
6、Pin4(POG),Pin5(VOUT),之間時序關(guān)系。,圖（四）,7,由圖四可知，衹有在,V,EN,為,Hingh,后，,V,OUT,才開始上升，在,V,OUT,上升到,V,OUT,的,90%,後，,V,GOP,才開始計(jì)時，並延時至少,1ms,後,V,PG,為,High,。在,V,OUT,降低至,V,OUT,的,85%,時，,V,PG,輸出為,Low,以通知外圍,PWM,產(chǎn)生相應(yīng)動作。圖五為,RT9181CB,的內(nèi)部框圖,圖（五）,8,圖（六）,9,圖六為實(shí)際量測出的波形，黃色軌跡線,(CH1),為,V,OUT,藍(lán)色軌跡線,(CH2),為,POG,輸出，從圖中可以看到在黃色軌跡線上昇沿之前藍(lán)
7、色軌跡線有一幅度為,700mv,的毛刺，該毛刺是由於在給,Vccvid,Voltage Regulator,供電的一瞬間產(chǎn)生。,圖七為測量到的延時時間，從圖中可以看出延時時間為,1.60ms,。符合,POG,與,V,OUT,延時至少,1ms,。,10,圖（七）,11,圖（八）,圖八為測量出的,VCCVID,與,POG,的電壓幅度，均為,1.23V,。,12,為了將電源初始化過程講述的清楚明了，現(xiàn)將電源初始化過程分為以下幾個過程：,VCCVID,的初始化過程,Vcore,的初始化過程,其它供電的初始化過程,VCCVID,的初始化過程在上面已講述完畢，下面開始講述,Vcore,的初始化過程。,首先
8、我們來看一下,Diretto,的,Vcore,供電部分的原理圖,13,圖（九）,14,圖（十）,15,圖 九、十為為,Diretto,的,Vcore,供電原理圖，其主要由以下幾個部分組成：,PWM,控制器,ADP3180,MOSFET,驅(qū)動器,ADP3418,UP-MOSFET,和,LOW-MOSFET,還有一些其它的無源器件構(gòu)成的反饋電路、濾波電路和過電壓過電流反饋電路。,16,首先介紹,PWM,控制器,ADP3180,下圖為它的,TOP VIEW,圖,17,引腳描述：,Pin 16,：,VID0:5,Vcore,電壓編碼組合輸入，由,CPU,決定。,Pin 7,：回饋返回。,Pin 8,：
9、該腳連接于內(nèi)部誤差放大器的輸入端，一方面與,Pin9,構(gòu)成反饋電路用于消除誤差放大器的自身誤差與線路噪聲，另一方面接,Vcore,反饋電壓，用于偵測,Vcore,是否有偏差。,Pin 9,：內(nèi)部誤差放大器的輸出，該腳與,Pin8,可構(gòu)成反饋電路，以消除內(nèi)部誤差放大器自身誤差與噪聲，實(shí)際上用于構(gòu)成一個反饋電路。,Pin 10,：,Power Good Output,，此,Pin,為,Open Drain Output,。,Pin 11,：電源,Enable Input,，當(dāng)把這個,Pin,接地時禁止,PWM,輸出。,Pin 12,：,Soft-Start,延時。,Pin 13,：內(nèi)部振蕩器頻率選
10、擇，通過接一個電阻至地，修改阻值選擇不同的內(nèi)部振蕩頻率。,Pin 14,：脈波電流的輸入，它通過一個電阻接,VCC,電壓來設(shè)定電流。,18,Pin 15,：電流限制設(shè)置點(diǎn)，該,Pin,通過一個電阻接地來設(shè)定電流限制的上限。當(dāng),EN Pin,為,Low,時這個,Pin,也會被,Pull Down,，,PWM,將停止輸出。,Pin 16,：偵測電流參考輸入，該,Pin,也是偵測放大器的正相輸入端。,Pin 17,：偵測電流總和點(diǎn)，該,Pin,是各,Phase,電流輸入的總和也是偵測放大器的負(fù)相輸入端。,Pin 18,：偵測放大器的輸出端，該腳與,Pin17,可構(gòu)成反饋電路，以消除內(nèi)部誤差放大器自身
11、誤差與噪聲，實(shí)際上用于構(gòu)成一個反饋電路。,Pin 19,：所有信號的參考地。,Pin 2023,：電流偵測，內(nèi)部接於過流保護(hù)電路，不使用時該,Pin,不接任何電路。,Pin 2427:PWM,輸出，該,Pin,若不使用時應(yīng)接地。,Pin 28,：,VCC,電源輸入（,12V,）。,19,Function Block Diagram(ADP3180),1,2,3,4,5,6,7,8,9,A,20,上圖為,ADP3180,的功能方塊圖，下面將簡單講述其各個功能模塊。,1,：為數(shù)模轉(zhuǎn)換模塊，其作用是把,CPU,發(fā)出的數(shù)位訊號轉(zhuǎn)換成相應(yīng)的模擬信號。,2,：為過電流偵測放大器，其作用偵測各,Phase,
12、的電流，看是否有過電流，若有則做相應(yīng)的保護(hù)動作。,3,：為,Error Amplifier,，偵測輸出電壓是否有偏差，若有則做出相應(yīng)的調(diào)整。,4,：為,Soft Star,功能。,5,：為電流限制功能模塊，當(dāng)有過流時由它來做出相應(yīng)的控制動作。,6,：為,Power Good,輸出延時電路。,7,：為電流平配模塊，其作用是平均分配各,Phase,電流。,8,：為,PWM,輸出模塊。,9,：為,ShutDown,控制電路和偏置提供電路。,A,：為振蕩器控制模塊，提供所需的三角波。,21,相數(shù)的選擇,：,ADP3180,可以,Support,四相，它可以設(shè)計(jì)成,2,相、,3,相或,4,相。現(xiàn)在的,P
13、4,機(jī)板通常使用三相電源，不管使用幾相電源技術(shù)，,CPU,的所需電流是一定的，各相提供的電流也是相同的，若使用的相數(shù)越少，則各相所承擔(dān)的電流就越大，相應(yīng)的發(fā)熱量就越大。也就是說通過增加相數(shù)可以減少發(fā)熱量，降低溫度。對於,Diretto,機(jī)種它采用三相電源技術(shù)。,Master Clock Frequency,：,ADP3180,可以通過在,RT Pin,與,GND,之間相接一顆電阻來調(diào)節(jié)它所需要的主頻。每相的頻率是主頻除以相應(yīng)的相數(shù)，若為,3,相則主頻除以,3,，相應(yīng)的,4,相則除以,4,。若使用,3,相，則不使用的,PWM4,就必需接地。,下圖為,RT vs.Master Clock,的曲線圖
14、，,RT,的阻值越大，,Master Clock,則越小。,22,Master Clock Frequency vs.RT,23,Soft Start:,其功能是為了保證當(dāng),PWRGD,信號發(fā)給系統(tǒng)時，輸出電壓,Vout,已達(dá)到,VID,所規(guī)定的電壓。在上電時輸出電壓的上昇時間通過在,Delay Pin,並接一顆電阻和電容到,GND,來決定。當(dāng),UVLO,和,EN,為,Low,時，,Delay Pin,在內(nèi)部被接地，當(dāng),UVLO,達(dá)到一定值並且,EN,為,High,時，,ADP3180,內(nèi)部一個,20,A,的電流源對,Delay Pin,的電容進(jìn)行充電，輸出電壓隨著,Delay Pin,電壓而
15、上昇，這樣就限制峰湧電流。當(dāng),PWRGD,上昇到一定電壓時，,Soft Start Cycle,停止並且,Delay Pin,被,Pull High,到,3V,。,反饋網(wǎng)絡(luò)：主要有兩個部分組成,ZFB,和,ZIN(,如下圖所示,),，其中,ZFB,有,C1,、,C2,和,R2,組成，,ZIN,有,R1,、,R2,和,C3,組成。,ZFB,連接在,COMP,和,FB,之間，,Comp,為,Error Amplifier,的輸出端，,FB,為,Error Amplifier,的反相輸入端，其作用是消除運(yùn)放自身的誤差。,ZIN,連接在,Vout,與,FB,之間，其作用是把,Vout,反饋到,Erro
16、r,Amplifer,的反相輸入端,FB,再與,Error,Amplifer,的正相輸入端,REF,做比較，來對,Vout,的變化做相應(yīng)的調(diào)整。,24,Voltage Mode Buck Converter Compensation Design,25,電流限制、,Latch-Off,和短路保護(hù)：,ADP3180,可以設(shè)定它的過電流上限值，它通過在,ILimit,Pin,串接一顆電阻到,GND,來實(shí)現(xiàn)。在,ADP3180,中內(nèi)部集成一個的名叫,Current Sense Amplifier,（,CSA,）的模塊，,CSA,在,ADP3180,外部的信號有三個分別是,CSREF,、,CSSUM,和,CSCOMP,，,CSREF,連接到,Vcore,，,CSSUM,則是各個,Phase,電流的總和，,CSCOMP,是,CSA,的輸出它和,CSSUM,構(gòu)成一個反饋網(wǎng)絡(luò)主要用於消除,CSA,本身的誤差。當(dāng),CSA,偵測的電流達(dá)到它設(shè)定的過電流上限時，,DELAY Pin,的,3V Pull Up,電壓被斷開，此,Pin,外接的電容將會對與它並連的電阻進(jìn)放電。此時，,ADP3180,內(nèi)部的比較器
PWM工作原理詳解
